因為嵌入式記憶體制程是在晶圓層級中，由晶圓代工廠把邏輯IC與記憶體芯片整合在同一顆芯片中。這樣的設計不但能夠達成最佳的傳輸性能，同時也縮小了芯片的體積，通過一個芯片就達成了運算與儲存的功能，而這對于物聯(lián)網(wǎng)裝置經(jīng)常需要數(shù)據(jù)運算與資料儲存來說，非常有吸引力。

 

比如說臺積電他們的主要市場便是鎖定物聯(lián)網(wǎng)、高性能運算與汽車電子等。

 

不過，目前主流的快閃記憶體因為采用電荷儲存為其資料寫入的基礎(chǔ)，因此其耐用度與可靠度在20nm以下，就會出現(xiàn)大幅的衰退，因此就不適合用在先進制程的SoC設計裡。雖然可以透過軟體糾錯和演算法校正，但這些技術(shù)在嵌入式系統(tǒng)架構(gòu)中轉(zhuǎn)換并不容易。所以結(jié)構(gòu)更適合微縮的次世代記憶體就成為先進SoC設計的主流。

 

另一方面，次世代記憶體也具有超高耐用度的，所以無論是對環(huán)境溫度的容忍范圍或者存取的次數(shù)，都能遠遠超過目前的解決方案，因此這些新的嵌入式記憶體技術(shù)就更運用在特定的市場。

 

以RRAM為例，歐洲研究機構(gòu)愛美科（Imec）幾年前就已經(jīng)發(fā)表了10nm制程的技術(shù)，突破了目前NAND Flash的極限。近期MRAM技術(shù)也宣布其制程可以達到10nm，甚至以下。

 

不過次世代嵌入式記憶體SoC芯片的制程非常困難，不僅整合難度高，芯片的良率也是一個挑戰(zhàn)，目前包含臺積電、聯(lián)電、三星、格羅方德（Globalfoundries）與英特爾等，都投入大量的人力在相關(guān)生產(chǎn)技術(shù)研發(fā)上。

 

而以發(fā)展的時程來看，次 世代嵌入式記憶體技術(shù)將會先運用在特定用途的SoC和MCU上，而隨著制程成熟與價格下降后，將會有更多的應用與市場。

 

本文關(guān)鍵詞：晶圓     MCU

相關(guān)文章：大陸半導體面臨困境

---