DDR3內(nèi)存與DDR2內(nèi)存相比，實(shí)際上只是提高了規(guī)格，并沒有真正的全面更新的新架構(gòu)。DDR3同DDR2接觸針腳數(shù)目相同。但是防呆的缺口位置不同。DDR3在大容量內(nèi)存的支持較好，而大容量內(nèi)存的分水嶺是4GB這個(gè)容量，4GB是32位操作系統(tǒng)的執(zhí)行上限（不考慮PAE等等的內(nèi)存映像模式，因這些32位元元延伸模式只是過渡方式，會降低效能，不會在零售市場成為技術(shù)主流）當(dāng)市場需求高于4GB的時(shí)候，64位CPU與操作系統(tǒng)就是唯一的解決方案，此時(shí)也就是DDR3內(nèi)存的普及時(shí)期。DDR3 UB DIMM 2007進(jìn)入市場，成為主流時(shí)間點(diǎn)多數(shù)廠商預(yù)計(jì)會是到2010年。
 
1、邏輯Bank數(shù)量
DDR2 SDRAM中有4Bank和8Bank的設(shè)計(jì)，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個(gè)，另外還為未來的16個(gè)邏輯Bank做好了準(zhǔn)備。
 
2、封裝（Packages）
DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質(zhì)。
 
3、突發(fā)長度（BL，Burst Length）
由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（BL，Burst Length）也固定為8，而對于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4-bit Burst Chop（突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫入操作來合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。
 
3、尋址時(shí)序（Timing）
就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是0至4，而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個(gè)時(shí)序參數(shù)——寫入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。
 
4、新增功能——重置（Reset）
重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個(gè)引腳。DRAM業(yè)界已經(jīng)很早以前就要求增這一功能，如今終于在DDR3身上實(shí)現(xiàn)。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時(shí)，DDR3內(nèi)存將停止所有的操作，并切換至最少量活動的狀態(tài)，以節(jié)約電力。在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所以有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉。所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時(shí)鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。
 
5、新增功能——ZQ校準(zhǔn)
ZQ也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過一個(gè)命令集，通過片上校準(zhǔn)引擎（ODCE，On-Die Calibration Engine）來自動校驗(yàn)數(shù)據(jù)輸出驅(qū)動器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令之后，將用相應(yīng)的時(shí)鐘周期（在加電與初始化之后用512個(gè)時(shí)鐘周期，在退出自刷新操作后用256時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期）對導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。
 
6、參考電壓分成兩個(gè)
對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF，在DDR3系統(tǒng)中將分為兩個(gè)信號。一個(gè)是為命令與地址信號服務(wù)的VREFCA，另一個(gè)是為數(shù)據(jù)總線服務(wù)的VREFDQ，它將有效的提高系統(tǒng)數(shù)據(jù)總線的信噪等級。
 
7、根據(jù)溫度自動自刷新（SRT，Self-Refresh Temperature）
為了保證所保存的數(shù)據(jù)不丟失，DRAM必須定時(shí)進(jìn)行刷新，DDR3也不例外。不過，為了最大的節(jié)省電力，DDR3采用了一種新型的自動自刷新設(shè)計(jì)（ASR，Automatic Self-Refresh）。當(dāng)開始ASR之后，將通過一個(gè)內(nèi)置于DRAM芯片的溫度傳感器來控制刷新的頻率，因?yàn)樗⑿骂l率高的話，消電就大，溫度也隨之升高。而溫度傳感器則在保證數(shù)據(jù)不丟失的情況下，盡量減少刷新頻率，降低工作溫度。不過DDR3的ASR是可選設(shè)計(jì)，并不見得市場上的DDR3內(nèi)存都支持這一功能，因此還有一個(gè)附加的功能就是自刷新溫度范圍（SRT，Self-Refresh Temperature）。通過模式寄存器，可以選擇兩個(gè)溫度范圍，一個(gè)是普通的的溫度范圍（例如0℃至85℃），另一個(gè)是擴(kuò)展溫度范圍，比如最高到95℃。對于DRAM內(nèi)部設(shè)定的這兩種溫度范圍，DRAM將以恒定的頻率和電流進(jìn)行刷新操作。
 
8、局部自刷新（RASR，Partial Array Self-Refresh）
這是DDR3的一個(gè)可選項(xiàng)，通過這一功能，DDR3內(nèi)存芯片可以只刷新部分邏輯Bank，而不是全部刷新，從而最大限度的減少因自刷新產(chǎn)生的電力消耗。這一點(diǎn)與移動型內(nèi)存（Mobile DRAM）的設(shè)計(jì)很相似。
 
9、點(diǎn)對點(diǎn)連接（P2P，Point-to-Point）
這是為了提高系統(tǒng)性能而進(jìn)行了重要改動，也是與DDR2系統(tǒng)的一個(gè)關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個(gè)內(nèi)存控制器將只與一個(gè)內(nèi)存通道打交道，而且這個(gè)內(nèi)存通道只能一個(gè)插槽。因此內(nèi)存控制器與DDR3內(nèi)存模組之間是點(diǎn)對點(diǎn)（P2P，Point-to-Point）的關(guān)系（單物理Bank的模組），或者是點(diǎn)對雙點(diǎn)（P22P，Point-to-two-Point）的關(guān)系（雙物理Bank的模組），從而大大減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標(biāo)準(zhǔn)DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2（高級內(nèi)存緩沖器）。不過目前有關(guān)DDR3內(nèi)存模組的標(biāo)準(zhǔn)制定工作剛開始，引腳設(shè)計(jì)還沒有最終確定。
 
10.省電
DDR3 Module電壓從DDR2的1.8V降低到1.5V，同頻率下比DDR2更省電，搭配SRT（Self-Refresh Temperature）功能，內(nèi)部增加溫度senser，可依溫度動態(tài)控制更新率（RASR，Partial Array Self-Refresh功能），達(dá)到省電目的。
 
深圳市英尚微電子有限公司，十年來專業(yè)致力代理分銷存儲器芯片IC, SRAM、MRAM、pSRAM、 FLASH芯片、SDRAM（DDR1/DDR2/DDR3）等,為客人提供性價(jià)比更高的產(chǎn)品及方案。